半导体基本原理

电阻率介于金属和绝缘体之间并有负的电阻温度系数的物质。

半导体室温时电阻率约在10E-5～10E7欧·米之间，温度升高时电阻率指数则减小。

半导体材料很多，按化学成分可分为元素半导体和化合物半导体两大类。

锗和硅是最常用的元素半导体；化合物半导体包括Ⅲ-Ⅴ 族化合物（砷化镓、磷化镓等）、Ⅱ-Ⅵ族化合物( 硫化镉、硫化锌等)、氧化物(锰、铬、铁、铜的氧化物),以及由Ⅲ-Ⅴ族化合物和Ⅱ-Ⅵ族化合物组成的固溶体（镓铝砷、镓砷磷等）。除上述晶态半导体外，还有非晶态的玻璃半导体、有机半导体等。

半导体（东北方言）：意指半导体收音机，因收音机中的晶体管由半导体材料制成而得名。

本征半导体

不含杂质且无晶格缺陷的半导体称为本征半导体。在极低温度下，半导体的价带是满带(见能带理论)，受到热激发后，价带中的部分电子会越过禁带进入能量较高的空带，空带中存在电子后成为导带，价带中缺少一个电子后形成一个带正电的空位，称为空穴。导带中的电子和价带中的空穴合称电子 - 空穴对，均能自由移动，即载流子，它们在外电场作用下产生定向运动而形成宏观电流，分别称为电子导电和空穴导电。这种由于电子-空穴对的产生而形成的混合型导电称为本征导电。导带中的电子会落入空穴，电子-空穴对消失，称为复合。复合时释放出的能量变成电磁辐射（发光）或晶格的热振动能量（发热）。在一定温度下，电子 - 空穴对的产生和复合同时存在并达到动态平衡，此时半导体具有一定的载流子密度，从而具有一定的电阻率。温度升高时，将产生更多的电子 - 空穴对，载流子密度增加，电阻率减小。无晶格缺陷的纯净半导体的电阻率较大，实际应用不多。半导体五大特性∶电阻率特性，导电特性，光电特性，负的电阻率温度特性，整流特性。

★在形成晶体结构的半导体中，人为地掺入特定的杂质元素，导电性能具有可控性。

★在光照和热辐射条件下，其导电性有明显的变化。

晶格：晶体中的原子在空间形成排列整齐的点阵，称为晶格。

共价键结构：相邻的两个原子的一对最外层电子（即价电子）不但各自围绕自身所属的原子核运动，而且出现在相邻原子所属的轨道上，成为共用电子，构成共价键。

自由电子的形成：在常温下，少数的价电子由于热运动获得足够的能量，挣脱共价键的束缚变成为自由电子。

空穴：价电子挣脱共价键的束缚变成为自由电子而留下一个空位置称空穴。

电子电流：在外加电场的作用下，自由电子产生定向移动，形成电子电流。

空穴电流：价电子按一定的方向依次填补空穴（即空穴也产生定向移动），形成空穴电流。

本征半导体的电流：电子电流+空穴电流。自由电子和空穴所带电荷极性不同，它们运动方向相反。

载流子：运载电荷的粒子称为载流子。

导体电的特点：导体导电只有一种载流子，即自由电子导电。

本征半导体电的特点：本征半导体有两种载流子，即自由电子和空穴均参与导电。

本征激发：半导体在热激发下产生自由电子和空穴的现象称为本征激发。

复合：自由电子在运动的过程中如果与空穴相遇就会填补空穴，使两者同时消失，这种现象称为复合。

动态平衡：在一定的温度下，本征激发所产生的自由电子与空穴对，与复合的自由电子与空穴对数目相等，达到动态平衡。

载流子的浓度与温度的关系：温度一定，本征半导体中载流子的浓度是一定的，并且自由电子与空穴的浓度相等。当温度升高时，热运动加剧，挣脱共价键束缚的自由电子增多，空穴也随之增多（即载流子的浓度升高），导电性能增强；当温度降低，则载流子的浓度降低，导电性能变差。

结论：本征半导体的导电性能与温度有关。半导体材料性能对温度的敏感性，可制作热敏和光敏器件，又造成半导体器件温度稳定性差的原因。

杂质半导体：通过扩散工艺，在本征半导体中掺入少量合适的杂质元素，可得到杂质半导体。

N型半导体：在纯净的硅晶体中掺入五价元素（如磷），使之取代晶格中硅原子的位置，就形成了N型半导体。

多数载流子：N型半导体中，自由电子的浓度大于空穴的浓度，称为多数载流子，简称多子。

少数载流子：N型半导体中，空穴为少数载流子，简称少子。

施子原子：杂质原子可以提供电子，称施子原子。

N型半导体的导电特性：它是靠自由电子导电，掺入的杂质越多，多子（自由电子）的浓度就越高，导电性能也就越强。

P型半导体：在纯净的硅晶体中掺入三价元素（如硼），使之取代晶格中硅原子的位置，形成P型半导体。

多子：P型半导体中，多子为空穴。

少子：P型半导体中，少子为电子。

受主原子：杂质原子中的空位吸收电子，称受主原子。

P型半导体的导电特性：掺入的杂质越多，多子（空穴）的浓度就越高，导电性能也就越强。

结论：

多子的浓度决定于杂质浓度。

少子的浓度决定于温度。

PN结的形成：将P型半导体与N型半导体制作在同一块硅片上，在它们的交界面就形成PN结。

PN结的特点：具有单向导电性。

扩散运动：物质总是从浓度高的地方向浓度低的地方运动，这种由于浓度差而产生的运动称为扩散运动。

空间电荷区：扩散到P区的自由电子与空穴复合，而扩散到N区的空穴与自由电子复合，所以在交界面附近多子的浓度下降，P区出现负离子区，N区出现正离子区，它们是不能移动，称为空间电荷区。

电场形成：空间电荷区形成内电场。

空间电荷加宽，内电场增强，其方向由N区指向P区，阻止扩散运动的进行。

漂移运动：在电场力作用下，载流子的运动称漂移运动。

PN结的形成过程：如图所示，将P型半导体与N型半导体制作在同一块硅片上，在无外电场和其它激发作用下，参与扩散运动的多子数目等于参与漂移运动的少子数目，从而达到动态平衡，形成PN结。

电位差：空间电荷区具有一定的宽度，形成电位差Uho，电流为零。

耗尽层：绝大部分空间电荷区内自由电子和空穴的数目都非常少，在分析PN结时常忽略载流子的作用，而只考虑离子区的电荷，称耗尽层。

PN结的单向导电性

集成电路设计可以大致分为数字集成电路设计和模拟集成电路设计两大类。 参见：模拟电路及混合信号集成电路

集成电路设计的另一个大分支是模拟集成电路设计，这一分支通常关注电源集成电路、射频集成电路等。由于现实世界的信号是模拟的，所以，在电子产品中，模-数、数-模相互转换的集成电路也有着广泛的应用。模拟集成电路包括运算放大器、线性整流器、锁相环、振荡电路、有源滤波器等。相较数字集成电路设计，模拟集成电路设计与半导体器件的物理性质有着更大的关联，例如其增益、电路匹配、功率耗散以及阻抗等等。模拟信号的放大和滤波要求电路对信号具备一定的保真度，因此模拟集成电路比数字集成电路使用了更多的大面积器件，集成度亦相对较低。

在微处理器和计算机辅助设计方法出现前，模拟集成电路完全采用人工设计的方法。由于人处理复杂问题的能力有限，因此当时的模拟集成电路通常是较为基本的电路，运算放大器集成电路就是一个典型的例子。在当时的情况下，这样的集成电路可能会涉及十几个晶体管以及它们之间的互连线。为了使模拟集成电路的设计能达到工业生产的级别，工程师需要采取多次迭代的方法以测试、排除故障。重复利用已经设计、验证的设计，可以进一步构成更加复杂的集成电路。1970年代之后，计算机的价格逐渐下降，越来越多的工程师可以利用这种现代的工具来辅助设计，例如，他们使用编好的计算机程序进行仿真，便可获得比之前人工计算、设计更高的精确度。SPICE是第一款针对模拟集成电路仿真的软件，其字面意思是“以集成电路为重点的仿真程序（英语：Simulation Program with Integrated Circuit Emphasis）” 。基于计算机辅助设计的电路仿真工具能够适应更加复杂的现代集成电路，特别是专用集成电路。使用计算机进行仿真，还可以使项目设计中的一些错误在硬件制造之前就被发现，从而减少因为反复测试、排除故障造成的大量成本。此外，计算机往往能够完成一些极端复杂、繁琐，人类无法胜任的任务，使得诸如蒙地卡罗方法等成为可能。实际硬件电路会遇到的与理想情况不一致的偏差，例如温度偏差、器件中半导体掺杂浓度偏差，计算机仿真工具同样可以进行模拟和处理。总之，计算机化的电路设计、仿真能够使电路设计性能更佳，而且其可制造性可以得到更大的保障。尽管如此，相对数字集成电路，模拟集成电路的设计对工程师的经验、权衡矛盾等方面的能力要求更严格。 参见：数字电路

粗略地说，数字集成电路可以分为以下基本步骤：系统定义、寄存器传输级设计、物理设计。而根据逻辑的抽象级别，设计又分为系统行为级、寄存器传输级、逻辑门级。设计人员需要合理地书写功能代码、设置综合工具、验证逻辑时序性能、规划物理设计策略等等。在设计过程中的特定时间点，还需要多次进行逻辑功能、时序约束、设计规则方面的检查、调试，以确保设计的最终成果合乎最初的设计收敛目标。

系统定义

参见：高级综合

系统定义是进行集成电路设计的最初规划，在此阶段设计人员需要考虑系统的宏观功能。设计人员可能会使用一些高抽象级建模语言和工具来完成硬件的描述，例如C语言、C++、SystemC、SystemVerilog等事务级建模语言，以及Simulink和MATLAB等工具对信号进行建模。尽管目前的主流是以寄存器传输级设计为中心，但已有一些直接从系统级描述向低抽象级描述（如逻辑门级结构描述）转化的高级综合（或称行为级综合）、高级验证工具正处于发展阶段。

系统定义阶段，设计人员还对芯片预期的工艺、功耗、时钟频率、工作温度等性能指标进行规划。

寄存器传输级设计

参见：寄存器传输级、硬件描述语言、Verilog及VHDL

目前的集成电路设计常常在寄存器传输级上进行，利用硬件描述语言来描述数字集成电路的信号储存以及信号在寄存器、存储器、组合逻辑装置和总线等逻辑单元之间传输的情况。在设计寄存器传输级代码时，设计人员会将系统定义转换为寄存器传输级的描述。设计人员在这一抽象层次最常使用的两种硬件描述语言是Verilog、VHDL，二者分别于1995年和1987年由电气电子工程师学会（IEEE）标准化。正由于有着硬件描述语言，设计人员可以把更多的精力放在功能的实现上，这比以往直接设计逻辑门级连线的方法学（使用硬件描述语言仍然可以直接设计门级网表，但是少有人如此工作）具有更高的效率。

设计验证

参见：功能验证、形式验证、静态时序分析、硬件验证语言及高级验证

设计人员完成寄存器传输级设计之后，会利用测试平台、形式验证、断言等方式来进行功能验证，检验项目设计的正确性，如果有误，则需要检测之前设计文件中存在的漏洞。现代超大规模集成电路的整个设计过程中，验证所需的时间和精力越来越多，甚至都超过了寄存器传输级设计本身，人们设置些专门针对验证开发了新的工具和语言。

例如，要实现简单的加法器或者更加复杂的算术逻辑单元，或利用触发器实现有限状态机，设计人员可能会编写不同规模的硬件描述语言代码。功能验证是项复杂的任务，验证人员需要为待测设计建立一个虚拟的外部环境，为待测设计提供输入信号（这种人为添加的信号常用“激励”这个术语来表示），然后观察待测设计输出端口的功能是否合乎设计规范。

当所设计的电路并非简单的几个输入端口、输出端口时，由于验证需要尽可能地考虑到所有的输入情况，因此对于激励信号的定义会变得更加复杂，有时甚至需要用到形式验证的方法。有时工程师会使用某些脚本语言（如Perl、Tcl）来编写验证程序，借助计算机程序的高速处理来实现更大的测试覆盖率。现代的硬件验证语言可以提供一些专门针对验证的特性，例如带有约束的随机化变量、覆盖等等。作为硬件设计、验证统一语言，SystemVerilog是以Verilog为基础发展而来的，因此它同时具备了设计的特性和测试平台的特性，并引入了面向对象程序设计的思想，因此测试平台的编写更加接近软件测试。针对高级综合，关于高级验证的电子设计自动化工具也处于研究中。

现代集成电路的时钟频率已经到达了兆赫兹级别，而大量模块内、模块之间的时序关系极其复杂，因此，除了需要验证电路的逻辑功能，还需要进行时序分析，即对信号在传输路径上的延迟进行检查，判断其是否符合时序收敛要求。

逻辑综合

主条目：逻辑综合

工程师设计的硬件描述语言代码一般是寄存器传输级的，在进行物理设计之前，需要使用逻辑综合工具将寄存器传输级代码转换到针对特定工艺的逻辑门级网表，并完成逻辑化简。

和人工进行逻辑优化需要借助卡诺图等类似，电子设计自动化工具来完成逻辑综合也需要特定的算法（如奎因－麦克拉斯基算法等）来化简设计人员定义的逻辑函数。输入到自动综合工具中的文件包括寄存器传输级硬件描述语言代码、工艺库、设计约束文件三大类，这些文件在不同的电子设计自动化工具套件系统中的格式可能不尽相同。逻辑综合工具会产生一个优化后的门级网表，但是这个网表仍然是基于硬件描述语言的，这个网表在半导体芯片中的走线将在物理设计中来完。

选择不同器件（如专用集成电路或者现场可编程门阵列等）对应的工艺库来进行逻辑综合，或者在综合时设置了不同的约束策略，将产生不同的综合结果。寄存器传输级代码对于设计项目的逻计划分、语言结构风格等因素会影响综合后网表的效率。

目前大多数成熟的综合工具大多数是基于寄存器传输级描述的，而基于系统级描述的高级综合工具还处在发展阶段。

由于工艺库包含了标准延迟格式的时序信息，因此逻辑综合后可以对该工艺下门级网表进行更加精确的静态时序分析，进一步确保综合前后的设计能够实现相同的功能。

物理设计

主条目：物理设计

参见：布图规划、布局 (集成电路)、布线 (集成电路)、集成电路版图及低功耗设计

逻辑综合完成之后，通过引入器件制造公司提供的工艺信息，前面完成的设计将进入布图规划、布局、布线阶段，工程人员需要根据延迟、功耗、面积等方面的约束信息，合理设置物理设计工具的参数，不断调试，以获取最佳的集成电路版图，从而决定元件在晶圆上的物理位置。

随着现代集成电路的特征尺寸不断下降，超大规模集成电路已经进入深亚微米级阶段，互连线延迟对电路性能的影响已经达到甚至超过逻辑门延迟的影响。这时，需要考虑的因素包括线网的电容效应和线网电感效应，芯片内部电源线上大电流在线网电阻上造成的电压降也会影响集成电路的稳定性。为了解决这些问题，同时缓解时钟偏移、时钟树寄生参数的负面影响，合理的布局布线和逻辑设计、功能验证等过程同等重要。随着移动设备的发展，低功耗设计在集成电路设计中的地位愈加显著。在物理设计阶段，设计可以转化成几何图形的表示方法，这称为集成电路版图，工业界有若干标准化的文件格式予以规范。

值得注意的是，电路实现的功能在之前的寄存器传输级设计中就已经确定。在物理设计阶段，工程师不仅不能够让之前设计好的逻辑、时序功能在该阶段的设计中被损坏，还要进一步优化芯片按照正确运行时的延迟时间、功耗、面积等方面的性能。在物理设计产生了初步版图文件之后，工程师需要再次对集成电路进行功能、时序、设计规则、信号完整性等方面的验证，以确保物理设计产生正确的硬件版图文件。

后续：具体的工艺制造

参见：半导体器件制造、无厂半导体公司及晶圆代工

半导体制造工厂根据物理设计最后完成、已经通过各项检查的标准化版图文件，即可制造出实际的物理电路。

这个步骤不再属于集成电路设计和计算机工程的范畴，而是直接进入半导体制造工艺领域，关注的重心亦转向具体的材料、器件制作，例如光刻、刻蚀、物理气相沉积、化学气相沉积等。

传统的集成电路公司能够同时完成集成电路设计和集成电路制造。由于集成电路制造所需的设备、原料耗资巨大，因此一般的公司根本无力承受。一旦发生工艺节点的改变（如从65纳米工艺进步到45纳米工艺），公司可能需要花费相当高的成本来更换现有工艺设备，这给许多公司带来了相当沉重的经济负担）。现在，有些公司逐渐放弃既设计、又制造的模式，业务范围缩小至设计、验证本身，而将具体的半导体工艺流程，委托给专门进行集成电路制造的工厂。上述无制造工艺（fabless），只进行设计、验证公司被称为无厂半导体公司，典型的例子包括高通、AMD、英伟达等；而专门负责制造的公司则被称为晶圆代工厂，典型的例子包括台积电等。有一类特殊的无厂半导体公司，它们并不直接将设计项目送去工厂制造，而是把这些项目以IP核的形式封装起来，作为商品销售给其他无厂半导体公司，典型的例子包括ARM公司。

半导体在我们的生活中有着至关重要的地位，我们现在所享受到智能科技带来的生活和便捷都离不开半导体，下面一起了解一下什么是半导体吧。

半导体，顾名思义就是导电性介于导体和绝缘体之间的一类物体。通过杂质的掺入而改变材料的导电性能，这便是半导体技术的底层基础。由此延展，这一特性可以用来制作出各类具备不同IV特性（电流电压特性）的晶体管。将成万上亿只晶体管集成在一起，并实现一定的电路功能，便形成了集成电路。粗略地讲，集成电路经过设计、制造、封装、测试后便形成了一颗完整的芯片，它通常是一个可以立即使用的独立整体。

说到半导体，其实它的发现可以追溯到很久以前，早在1833年，英国科学家电子学之父法拉第最先发现硫化银的电阻随着温度的变化情况不同于一般金属，一般情况下，金属的电阻随温度升高而增加，但法拉第发现硫化银材料的电阻是随着温度的上升而降低。这是半导体现象的首次发现。后来人们又陆续发现了半导体的其他三种特性：光电伏特效应、光电导效应、整流效应。

常见的半导体材料有硅、锗、砷化镓等，而硅更是各种半导体材料中，在商业应用上最具有影响力的一种。物质存在的形式多种多样，固体、液体、气体、等离子体等。我们通常把导电性差的材料，如煤、人工晶体、琥珀、陶瓷等称为绝缘体。而把导电性比较好的金属如金、银、铜、铁、锡、铝等称为导体。可以简单的把介于导体和绝缘体之间的材料称为半导体。

半导体的生产制造流程十分复杂，我们都知道半导体的主要成分是硅，而沙子正好就是硅组成的，由沙子到半导体这俩的跨越难度可想而知。简单来讲，半导体的生产制造流程主要分为硅片制造、晶圆制造、IC封测。

其中硅片制造：硅片制造的原料是硅锭，硅锭在要经历许多工艺步骤才能制成合乎要求的硅片，包括研磨、刻印定位槽、切片、磨片、倒角、刻蚀、抛光、清洗、检测和包装；晶圆制造：晶圆指制造半导体晶体管或集成电路的衬底。晶圆制造过程主要包括扩散、光刻、刻蚀、离子注入、薄膜生长、化学机械抛光、金属化七个相互独立的工艺流程；晶圆封测：导体封装测试是指将通过测试的晶圆按照产品型号及功能需求加工得到独立芯片的过程。晶圆封测过程主要包括晶圆电测、切割、贴片、引线键合、封装、老化测试。

半导体是科技发展中必不可少的东西，在当下大部分的电子产品，如计算机、移动电话或是数字录音机当中的核心单元都和半导体有着极为密切的关连。

---