FPGA子模块需要输入怎么办

你调用子程序时的信号参量，既可以是上层模块中的信号，也可以是实体的端口信号。如果是上层模块中的信号，就在结构体中声明这两个信号；如果是实体的端口信号，就在实体声明中加上这两个端口的声明。

两个子模块内部都用base当然没问题，但是顶层文件里这两个模块这个端口的定义肯定不能用相同的啊。

至于你说reg只是辅助，赋值直接给输出，你可能只看到了一个用法或者说没了解全面吧。

其实输出也可以定义为reg型的，可以写成output AA之后再定义reg AA = 0，这样输出可以直接在always里定义，而不像你说的需要另外定义一个不同名的变量做“辅助”。 再有reg是寄存器或存储器，他的触发条件是以沿触发的，与wire有硬件上的本质区别，多在程序中体会可能更实用吧

---