allegro添加隐藏飞线属性（方格显示）

yueleilei  2020-02-22

常规PCB中电源网络和地网络非常多，为了方便查看，可以给这些网络添加属性，将这些网络的飞线隐藏，让其以方格形式显示。

1. Edit→Properities，并在find侧边栏中选择nets。选择网络，d出图 1对话框

2. 在available Properties 下单击Ratsnest_Schedule属性，然后在右侧的Value栏中选择Power_AND_GROUND，如图 2

3. 单击OK，此网络上的焊盘飞线将以小方格形式显示

加room属性有两种方法，一种是在PCB中设置，一种是在原理图中。 1，在PCB中。导入网表后，在allegro页面中，选择edit---properties编辑属性，在右侧的find选项栏下方find by name上选symbol(or pin)，点击more，然后选中自己想要编辑的对象，点apply，在左侧d出的下拉列表中，选room，给它命名，apply。。然后在allegro中，画出room区域，setup ---outline---room outline,加进去后，在place--quick place,选place by room ,再place即可~ 2，在原理图中。选中功能电路的所有模块，然后编辑属性。在上面的filter by选项中，选择cadence allegro，下面是选parts，然后找到room，给它取名赋值。然后上面的filter by返回到current properties，就能看到room属性了。然后重新生成网表。回PCB中，重新导入网表。再画出room区域，setup ---outline---room outline,在place--quick place,选place by room ,再place即可~ 这个主要是比较细化时用的，我个人还是觉得全部都摆进来比较好，然后在move命令激活的情况下，在右下角输入名字来寻找元件，即可放置。 若觉得元件放完后线太多，可在display中选blank rats---all即可将它们都隐藏。

建议用protel的DXP版本到处orcad的网表，然后再封装名前面加！，然后载入。处理封装的那两个路径外，同时还要设置device路径的，就是devpath路径。

祝你好运。

---