cadence导入网表，放置不了元器件

解决方法：

（1）在cadence里选中左边的项目里的.obj文件，右击->Edit Object Properties，查看是否所有的元件都添加了正确的封装信息，.psm文件是必需的；并查看电气连接是否正确（2）在allegro里查看是不是所有元件都建立了正确的封装；

（3）重新设置padpath和psmpath的路径。

在原理图状态，点击”P“键，这时右侧会出现”place part“界面，点击”library“右下侧的”虚框(add library)“，选择你的元件库”xxx.olb“，这时”xxx.olb“添加成功了。就可以放置元件了。

主要记录封装必备的元素。

必备5项。

（a）setup，areas里

package geometry的

place_bound_top和height

（b）add，line里的silkscreen_top/assembly top

（c）layout，refdes里的

silksreen_top与assembly top

缺项的话，保存时会报错。

详细步骤：

1.打开 Allegro PCB design gxl，选择file new drawing ，drawing type 选择package symbol，名字填，browse选择存储路径；

2.设置画布大小 。setup，design parameters，d出editor对话框，x，y输入值，单位选择mm。

3.放置引脚，输入坐标

4.设置外形 setup ，areas，package boundary，使得 options 如下设置active class 为package geometry，subclass选择place_bound_top，然后输入坐标；

5.设置元器件高度，选择setup，areas，package height，确定active class为package geometry，subclass为place_bound_top，选中元件，在options标签页里max height输入元器件高度。

6.添加丝印外形

add，line，确认options里，active class为package geometry，subclass为silkscreen_top，输入坐标画外形；完事右键done。

7.添加元器件标志

layout，labels，refdes，options里主类为ref des，子类为silksreen_top，text_block选3，单击左键输入值，u*。

8.添加装配层

add line，主类package geometry，子类assembly top，输入坐标，完事右键done。

9.添加元器件标志

layout，labels，refdes，options主类选refdes，子类选assembly_top，text_block选3。元件中间左键输入u*

10.保存。

---