vivadohardwaremanager和source不能

过程步骤：

1）在Vivado软件里找到Settings设置选项，进入，点击Bitstream选项，将 bin_file 勾上，点击 OK

2）点击 generate bitstream （可以分步进行，Run Synthesis—Run implementation— genereate bitstream），生成 bit 文件和 bin 文件。

3）点击 open hardware manager，连接板子

4）在Hardware面板中右击FPGA器件（xc7a35t_0），选择Add Configuration Memery Device。

5）在d出的添加配置存储器的界面中，找到板载的Flash存储器型号，点击OK，完成添加。这里开发板flash型号是（ n25q64 ）选择3.3v。

6）添加完成后，Vivado会提示添加完成，是否立即配置存储器。点击OK，进入配置存储器的界面，开始将二进制bin文件烧写到外部配置flash存储器中。

7）找到二进制bin文件，选中，进行代码烧写, 实现上电自启动，完成程序固化。

vivado io ports在引脚都是与开发板上的元器件相连的。

在Altera SOPCBuilder中Tools-options-IP SearchPath 如下设置：D:\altera\80\ip\sopc_builder_ip。

此时Altera SOPC Builder左侧SystermContents中出现DeviceSOPC-〉oc_i2c_master外设。双击此条目，i2c外设及可被添加到niosII上。

赛灵思联盟计划成员：

“随着行业在生产设计中将更多采用FPGA，Atrenta 与赛灵思的合作，将为我们集中精力在SpyGlass 与Vivado 设计套件之间实现互 *** 作性提供良好的机遇，同时也可为FPGA 设计人员带来一种新的工作方法。

在使用RTL linting、跨时钟域(CDC) 以及ASIC 设计时序限制领域公认的业界领先平台Atrenta SpyGlass 时，最新Vivado 设计套件将为采用赛灵思业界领先FPGA 器件的客户带来与ASIC 设计人员希望从Atrenta 获得的相同的‘SpyGlass Clean’RTL 生产力优势。”

你换个安装包试试，希望能够帮到你

点击下载：vivado 2017

Vivado 2017.1版两大重要特色：

1、动态现场升级

利用赛灵思部分重配置技术，设计人员能够即时变更器件的功能，无需全部重配置或重建链接，从而大幅提高了 All Programmable 器件的灵活性。通过提供在关键功能持续运行的状态下，用户也可以在已经部署好的系统中升级特性集、修复漏洞和演进到新标准的能力，极大地提升了系统的可升级性和可靠性

2、这里输入标题

部分重配置技术实现了动态可配置性，在切换设计中的某些部分时，其余部分还能继续保持工作，完全不需停机，且几乎不影响成本与开发时间

3、更多新功能介绍，可以在“Vivado2017.1新功能视频”中观看

---