Cadence allegro 16.2如果封装中间只放了REF的Assembly_TOP，如何在pcb板子中间自动添加每个器件的Value?

可以只显示Assembly_TOP，然后把相关的文字copy出去（ix或者iy命令），离原字符远一些；

然后再change到SilkScreen_TOP，再把SilkScreen_TOP层的字符移动到原来位置；

问题：可能挪动器件时SilkScreen_TOP的文字就不会随器件一起动了，因为不是在封装中添加的。

主要记录封装必备的元素。

必备5项。

（a）setup，areas里

package geometry的

place_bound_top和height

（b）add，line里的silkscreen_top/assembly top

（c）layout，refdes里的

silksreen_top与assembly top

缺项的话，保存时会报错。

详细步骤：

1.打开 Allegro PCB design gxl，选择file new drawing ，drawing type 选择package symbol，名字填，browse选择存储路径；

2.设置画布大小 。setup，design parameters，d出editor对话框，x，y输入值，单位选择mm。

3.放置引脚，输入坐标

4.设置外形 setup ，areas，package boundary，使得 options 如下设置active class 为package geometry，subclass选择place_bound_top，然后输入坐标；

5.设置元器件高度，选择setup，areas，package height，确定active class为package geometry，subclass为place_bound_top，选中元件，在options标签页里max height输入元器件高度。

6.添加丝印外形

add，line，确认options里，active class为package geometry，subclass为silkscreen_top，输入坐标画外形；完事右键done。

7.添加元器件标志

layout，labels，refdes，options里主类为ref des，子类为silksreen_top，text_block选3，单击左键输入值，u*。

8.添加装配层

add line，主类package geometry，子类assembly top，输入坐标，完事右键done。

9.添加元器件标志

layout，labels，refdes，options主类选refdes，子类选assembly_top，text_block选3。元件中间左键输入u*

10.保存。

---