昨日，半导体代工厂台积电和ARM达成一项多年期的合作协议，双方合作的范围将延续至20纳米制程以下。ARM官方表示，双方技术合作的目的，是让ARM芯片可运用于FinFET （鳍式场效晶体管）上，让芯片设

此前曾经报道ARM的下一代架构Cortex A15将提供双倍于Cortex A9的性能，产品采用TSMC的28nm工艺，不过就在今天ARM和TSMC联合宣布已经成功流片20nm ARM Cortex-

12月12日，工业和信息化部软件与集成电路促进中心（简称CSIP）主任邱善勤发布报告预测：到2017年20nm、16nm及以下的先进工艺将成为主流，这对我们设计业、制造业是一个很大的启示：我们怎么样适

手机芯片大厂联发科（2454）1日召开法说，并释出关于Q4营收季减幅度将压缩在5%内，且智能手机芯片Q4出货持平Q3、逾6500万套水准的乐观展望。关于几项新产品的规划，总经理谢清江表示，联发科将于今

极紫外光（EUV）微影技术将于2015年突破量产瓶颈。传统浸润式微影技术在半导体制程迈入1x纳米节点后将面临物理极限，遂使EUV成为产业明日之星。设备供应商艾司摩尔（ASML）已协同比利时微电子研究中

格罗方德表示2015年推出10纳米，此进度比台积电领先两年，也比英特尔2016年投入研发还领先一年。晶圆代工厂格罗方德（Globalfoundries）技术长苏比（SubiKengeri）日前至台，喊

据台湾地区媒体报道，台积电的20nm芯片生产设施或将与本月20日开始安装，这比原计划提前约两个月。设备安装完毕之后，台积电将有可能在今年第2季度末期拿出20nm SoC产品样品，初期计划月产5000片

根据DIGITIMES Research分析师表示，台湾半导体制造公司(TSMC)将为苹果提供AP GPU集成的解决方案，并且采用20nm Soc片上系统工艺为苹果代工。台积电现在可能已经在使用28

在一类产品发售之前，还没有一种半导体工艺像20 nm节点这样引起这么大的争议。争论在于，节点是否应该等待即将投产的EUV光刻法。它并没有：双模式的布板虽然昂贵而且有局限，但是满足了高分辨率掩膜层的需求

全球电子设计创新领先企业Cadence设计系统公司与三星的合作为移动消费电子产品带来了新的工艺进展，使得20纳米及未来工艺节点设计成为可能。包含双重图形光刻(double patterning)技术，

非挥发性相变记忆体技术长久以来一直被讨论是否可取代现有的主动式记忆体和快闪记忆体，但迄今仍充满争议，因为尽管多年来有许多公司相继投入研发，但仍未达量产水准。不过，尽管如此，三星的研究团队仍计划在今年底

2013年12月10日，Xilinx宣布拥有ASIC级架构和ASIC增强型设计方案的20nm All Programmable UltraScale产品系列面世；此同时，Xilinx将业界最大容量器件

电子发烧友网讯：谈到Xilinx，大家总会不由自主地想到“FPGA”、“A公司”。其实，早在2012年，Xilinx就宣布从芯片级厂商向系统级厂商转型。截至今天，实践证明Xilinx已然转型成功，甚至

赛灵思公司率先向客户交付业界首款ASIC级可编程架构UltraScale产品，实现重大里程碑中国北京，2013年11月11日 - All Programmable 技术和器件的全球领先企业赛灵思公司（

作为在FPGA领域的领先供应商，赛灵思（Xilinx）一直进行着不断的创新和技术演进，其ArTIx-7 FPGA获得了可编程器件FPGA类最佳产品奖。据赛灵思亚太区渠道销售总监林世兆介绍：“ArTIx

采用业界第一款20 nm FPGA和SoC开发工具，客户极大的提高了性能、功效和系统性价比2013年12月3号，北京——Altera公司（Nasdaq： ALTR）今天发布了Arria 10版Quar

赛灵思UltraScale 架构：行业第一个ASIC 级可编程架构，可从20nm平面晶体管结构(planar)工艺向16nm乃至FinFET晶体管技术扩展，从单芯片(monolithic)到3D IC

Xilinx采用行业首个ASIC级可编程架构UltraScale之首款20nm All Programmable器件开始投片，20nm UltraScale器件相对竞争产品，提前一年实现1.5至2倍的

常见问题解答：Xilinx采用首个ASIC级UltraScale可编程架构之首款20nm All Programmable器件开始投片1. 赛灵思将在 2013 年7 月9 日宣布推出什么产品?赛灵思