传统的定时器硬件连接比较复杂，可靠性差，而且计时时间短，难以满足需要。本设计采用可编程芯片和VHDL语言进行软硬件设计，不但可使硬件大为简化，而且稳定性也有明显提高。由于可编程芯片的频率精度可达到50

随着电子工程与计算机科学（EECS）的迅猛发展，数字电路系统的发展也十分迅速。电子器件在最近几十年经历了从小规模集成电路（SSI）、中规模集成电路（MSI）到大规模集成电路（LSI）以至超大规模集成电

随着电子技术的发展，数字系统的设计正朝高速度、大容量、小体积的方向发展，传统的自 底而上的设计方法已难以适应形势。EDA(Electronic Design AutomaTIon)技术 的应运而生，使

基于VHDL语言的智能拨号报警器的设计介绍了以EDA技术作为开发手段的智能拨号报警系统的实现。本系统基于VHDL语言，采用FPGA作为控制核心，实现了远程防盗报警。该报警器具有体积小、可靠性高、灵活

VHDL语言应用实例指导VHDL中的标识符可以是常数、变量、信号、端口、子程序或参数的名字。使用标识符要遵守如下法则： ·标识符由字母（A…Z；a…z）、数字和下划线字符组成。 ·任何标识符必须

实验六、VHDL的基本描述语句设计一  实验目的1掌握VHDL语言的基本结构及设计的输入方法。2掌握VHDL语言的基本描述语句的使用方法。二  实验设备与仪器1 计算机2  MAX+PLU

实验七、VHDL并行语句（生成语句）使用练习一  实验目的1掌握VHDL语言的基本描述语句的使用方法。2掌握VHDL语言的生成语句的使用方法。二  实验设备与仪器1 计算机2 MAX+PLUSⅡ工具软

实验八、VHDL语言的组合电路设计一  实验目的1掌握VHDL语言的基本结构及设计的输入方法。2掌握VHDL语言的组合电路设计方法。二  实验设备与仪器1 计算机2 MAX+PLUSⅡ工具